PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-299466

(43)Date of publication of application: 11.10.2002

(51)Int.CI.

H01L 21/8222 H01L 27/06 H01L 29/732 H01L 21/331

(21)Application number: 2001-098015

(71)Applicant: HITACHI LTD

HITACHI ULSI SYSTEMS CO LTD

(22)Date of filing:

30.03.2001

(72)Inventor: TAMAOKI YOICHI


WASAKI TAKAYUKI TSUJI KOSUKE

KAMATA CHIYOSHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND ITS MANUFACTURING METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the designing man-hours a semiconductor integrated circuit device. SOLUTION: In a semiconductor layer of an SOI substrate 1, a plurality of completely electrically isolated unit bipolar transistors Qu from each other are connected in parallel to constitute the bipolar transistors needing a large current capacity.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-299466 (P2002-299466A)

(43)公開日 平成14年10月11日(2002.10.11)

(51) Int.Cl.7		識別記号
H01L	21/8222 27/06	
	21700	

FI H01L 27/06 29/72 デーマュート*(参考) 101B 5F003 P 5F082

27/06 . 29/732 21/331

審査請求 未請求 請求項の数14 OL (全22頁)


(21)出願番号	特願2001-98015(P2001-98015)	(71)出願人	000005108
			株式会社日立製作所
(22)出願日	平成13年3月30日(2001.3.30)		東京都千代田区神田駿河台四丁目 6 番地
		(71)出願人	000233169
			株式会社日立超エル・エス・アイ・システ
			ムズ
			東京都小平市上水本町5丁目22番1号
		(72)発明者	玉置 洋一
			東京都青梅市新町六丁目16番地の3 株式
			会社日立製作所デバイス開発センタ内
		(74)代理人	100080001
			弁理士 筒井 大和

最終頁に続く

(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

【課題】 半導体集積回路装置の設計工数を低減する。 【解決手段】 SOI基板1の半導体層において、互い に完全に電気的に分離された複数の単位バイポーラトラ ンジスタQuを並列接続することにより、大電流容量を 必要とするバイポーラトランジスタを構成する。



【特許請求の範囲】

【請求項1】 支持基板、絶縁層、半導体層の順に積層 された基板であって

、該積層基板の前記半導体層の主面に回路素子を形成するためのSOI基板と、

前記SOI基板の半導体層を横切る素子分離用溝によって互いに分離された複数の素子形成領域であって、該複数の素子形成領域は前記素子分離用溝によって互いに同ーサイズに区画されて成る複数の半導体島領域と、

前記複数の半導体島領域のそれぞれに形成された互いに 同一サイズの複数のバイポーラトランジスタであって、 前記半導体層の主面に形成されたエミッタ領域、ベース 領域およびコレクタ領域を有する複数の単位バイポーラ トランジスタと、

前記複数の単位バイポーラトランジスタのエミッタ領域、ベース領域およびコレクタ領域を互いに並列接続することによって、所望の電気的特性を持つ1個のトランジスタとして機能させるための相互配線とを有することを特徴とする半導体集積回路装置。

【請求項2】 請求項1記載の半導体集積回路装置において、前記複数の半導体島領域は互いに隣接して前記SOI基板の前記半導体層に行列状に形成されて成ることを特徴とする半導体集積回路装置。

【請求項3】 請求項2記載の半導体集積回路装置において、前記相互配線は行方向に配置された前記各半導体 島領域のエミッタ領域、ベース領域およびコレクタ領域 のそれぞれを電気的に共通接続するエミッタ配線、ベース配線およびコレクタ配線と、

各行方向におけるエミッタ配線、ベース配線およびコレクタ配線を列方向においてそれぞれ共通接続するためのエミッタ共通配線、ベース共通配線およびコレクタ共通配線とを有することを特徴とする半導体集積回路装置。

【請求項4】 請求項3記載の半導体集積回路装置において、前記行方向に延在するエミッタ配線、ベニス配線およびコレクタ配線は、前記列方向に延在するエミッタ共通配線、ベース共通配線およびコレクタ共通配線より下層の配線によって形成されて成ることを特徴とする半導体集積回路装置。

【請求項5】 支持基板、絶縁層、半導体層の順に積層 された基板であって、該積層基板の前記半導体層の主面 に回路素子を形成するためのSOI基板と、

前記SOI基板の半導体層の第1領域において素子分離 用溝によって他の半導体層から分離された第1半導体島 領域、前記半導体層の第2領域において前記第1半導体 島領域と同一サイズに素子分離用溝によって区画された 複数の半導体島領域から成る第1グループの半導体島領 域および前記半導体層の第3領域において前記第1半導 体島領域と同一サイズに素子分離用溝によって区画され た複数の半導体島領域から成る第2グループの半導体島 領域と、 前記第1半導体島領域ならびに前記第1グループおよび 前記第2グループの各複数の半導体島領域のそれぞれに 形成された互いに同一サイズの複数のバイポーラトラン ジスタであって、前記半導体層の第1領域、第2領域お よび第3領域の主面に形成されたエミッタ領域、ベース 領域およびコレクタ領域を有する複数の単位バイポーラ トランジスタと、

前記半導体層の第1領域における前記単位バイポーラトランジスタ単独で第1の電気的特性を持つ第1トランジ 10 スタとして機能させるための第1相互配線と、

前記半導体層の第2領域における前記第1グループの単位バイポーラトランジスタのエミッタ領域、ベース領域およびコレクタ領域を互いに並列接続することによって、第2の電気的特性を持つ第2トランジスタとして機能させるための第2相互配線と、

前記半導体層の第3領域における前記第2グループの単位バイポーラトランジスタのエミッタ領域、ベース領域およびコレクタ領域を互いに並列接続することによって、第3の電気的特性を持つ第3トランジスタとして機能させるための第3相互配線とを有することを特徴とする半導体集積回路装置。

【請求項7】 請求項6記載の半導体集積回路装置において、前記第2相互配線および前記第3相互配線の各相互配線は行方向に配置された前記各半導体島領域のエミッタ領域、ベース領域およびコレクタ領域のそれぞれを電気的に共通接続するエミッタ配線、ベース配線およびコレクタ配線と、

各行方向におけるエミッタ配線、ベース配線およびコレクタ配線を列方向においてそれぞれ共通接続するための 35 エミッタ共通配線、ベース共通配線およびコレクタ共通 配線とを有することを特徴とする半導体集積回路装置。

【請求項8】 請求項7記載の半導体集積回路装置において、前記第2相互配線および前記第3相互配線の各相互配線の前記行方向に延在するエミッタ配線、ベース配 線およびコレクタ配線は、前記列方向に延在するエミッタ共通配線、ベース共通配線およびコレクタ共通配線より下層の配線によって形成されて成ることを特徴とする半導体集積回路装置。

【請求項9】 請求項8記載の半導体集積回路装置において、前記エミッタ共通配線、ベース共通配線およびコレクタ共通配線は、活性領域上において、前記エミッタ共通配線、ベース共通配線およびコレクタ共通配線の下層のエミッタ配線、ベース配線およびコレクタ配線と電気的に接続されていることを特徴とする半導体集積回路 装置。

【請求項10】 絶縁層上に半導体層が積層された基板であって、該積層基板の前記半導体層の主面に回路素子を形成するためのSOI基板と、

前記SOI基板の半導体層を横切り前記絶縁層に達する 素子分離用構によって互いに分離された複数の素子形成 領域であって、該複数の素子形成領域は前記素子分離用 構によって互いに同一サイズに区画されて成る複数の半 導体島領域と、

前記複数の半導体島領域のそれぞれに形成された互いに 同一の複数のバイポーラトランジスタであって、前記半 導体層の主面に形成されたエミッタ領域、ベース領域お よびコレクタ領域を有する複数の単位バイポーラトラン ジスタと、

前記複数の単位バイポーラトランジスタのエミッタ領域、ベース領域およびコレクタ領域を互いに並列接続することによって、所望の電気的特性を持つ1個のトランジスタとして機能させるための相互配線とを有し、

前記複数の半導体島領域は、2個で1組を成した状態で 前記半導体層の主面に配置され、その組を成す半導体島 領域の各々の単位バイポーラトランジスタの各々のベー ス領域は、前記組を成す各々の半導体島領域の隣接間上 に一体的にパターニングされたベース引出電極と電気的 に接続されていることを特徴とする半導体集積回路装 置

【請求項11】 請求項10記載の半導体集積回路装置において、前記複数の単位バイポーラトランジスタの各々のコレクタ領域は、第1層配線により互いに電気的に接続され、前記複数の単位バイポーラトランジスタの各々のエミッタ領域は、前記コレクタ用の第1層配線に対して櫛歯状にかみ合わされるように配置された他の第1層配線により互いに電気的に接続され、前記複数の単位バイポーラトランジスタの各々のベース領域は、さらに他の第1層配線で引き出され、そのさらに他の第1層配線の各々が第1層配線よりも上層の同一の第2層配線に電気的に接続されていることを特徴とする半導体集積回路装置。

【請求項12】 絶縁層上に半導体層が積層された基板であって、該積層基板の前記半導体層の主面に回路素子を形成するためのSOI基板と、

前記SOI基板の半導体層を横切り前記絶縁層に達する 素子分離用溝によって互いに分離された複数の素子形成 領域であって、該複数の素子形成領域は前記素子分離用 溝によって互いに同一サイズに区画されて成る複数の半 導体島領域と、

前記複数の半導体島領域のそれぞれに形成された互いに 同一の複数のバイポーラトランジスタであって、前記半 導体層の主面に形成されたエミッタ領域、ベース領域お よびコレクタ領域を有する複数の単位バイポーラトラン ジスタと、

前記複数の単位バイポーラトランジスタのエミッタ領

域、ベース領域およびコレクタ領域を互いに並列接続することによって、所望の電気的特性を持つ1個のトラン ジスタとして機能させるための相互配線とを有し、

前記複数の半導体島領域の各々の半導体島領域には、2 個の単位バイポーラトランジスタが配置されていること を特徴とする半導体集積回路装置。

【請求項13】 請求項12記載の半導体集積回路装置において、前記複数の単位バイポーラトランジスタの各々のコレクタ領域は、第1層配線により互いに電気的に10 接続され、前記複数の単位バイポーラトランジスタの各々のエミッタ領域は、前記コレクタ用の第1層配線に対して櫛歯状にかみ合わされるように配置された他の第1層配線により互いに電気的に接続され、前記複数の単位バイポーラトランジスタの各々のベース領域は、さらに15 他の第1層配線で引き出され、そのさらに他の第1層配線の各々が第1層配線よりも上層の同一の第2層配線に電気的に接続されることで互いに電気的に接続されていることを特徴とする半導体集積回路装置。

【請求項14】 以下の工程を有することを特徴とする 20 半導体集積回路装置の製造方法;

(a) 絶縁層上に形成された半導体層に互いに電気的に分離された状態で同一サイズに区画されて成る複数の半導体島領域を配置する工程、(b) 前記半導体島領域の各々に設けられた同一のバイポーラトランジスタであって、前記半導体層の主面に形成されたエミッタ領域、ベース領域およびコレクタ領域を有する単位バイポーラトランジスタを互いに電気的に並列接続することで、所望の電気的特性を持つ1個のトランジスタを複数形成して集積回路を構成する工程、(c) 前記集積回路の回路シミュレーションの結果に基づいて、前記所望の電気的特性を持つ1個のトランジスタを構成する前記単位バイポーラトランジスタの並列接続数を決定する工程。

【発明の詳細な説明】

35 [0001]

【発明の属する技術分野】本発明は、半導体集積回路装置およびその製造技術に関し、特に、バイポーラトランジスタを有する絶縁素子分離型半導体集積回路装置技術に適用して有効な技術に関するものである。

40 [0002]

【従来の技術】支持半導体基板に絶縁物層を介して素子形成用半導体層を積層し、該素子形成用半導体層を絶縁物材料が埋め込まれたトレンチあるいは分離溝によって、複数の半導体島領域(アイランド)に分離したSO I (Silicon On Insulator)型あるいは絶縁素子分離型半導体基板を使用した半導体集積回路装置が周知である。このSOI型半導体集積回路装置は、PN接合素子分離型に比較して寄生容量が非常に小さく、かつ、リーク電流も少ないために、高速化と低消費電力化の双方が50 同時に達成することができ、デジタル回路、アナログ回

路あるいはそれらの混成回路をバイポーラトランジスタとCMOS (Complementary MOS) トランジスタによって形成したBiCMOS型集積回路装置や、コンプリメンタリーバイポーラトランジスタによって形成したCーBipolar型集積回路装置に応用されている。このSOI型集積回路装置においても、論理回路、駆動回路、出力回路など応用回路に対応する異なる許容電流を持つ各種のバイポーラトランジスタが要求される。

【0003】本発明者らが検討したバイポーラトランジスタを有するSOI型半導体集積回路装置技術では、その設計に際して、回路に必要な電流容量(許容電流)に合わせて、幾何学的寸法が異なる複数種類の大電流バイポーラトランジスタを用意し、サイズの異なるそのいろいろな種類の大電流バイポーラトランジスタを配置し配線して半導体集積回路全体を構成するものである。

[0004]

【発明が解決しようとする課題】ところが、上記本発明 者らが検討した技術においては、以下の課題があること を本発明者は見出した。

【0005】すなわち、用意しなければならないバイポーラトランジスタの種類が多いため、それぞれのバイポーラトランジスタに合わせてデバイスパラメータも多数必要となる。また、そのためにアナログ回路での特性のチューニングも非常に面倒となる。この結果、半導体集積回路装置の設計は、工数の多い、面倒な作業となっている。

【0006】さらに詳細に言うならば、互いに幾何学的 寸法を変えることによって異なる許容電流を持つ各種の バイポーラトランジスタを得ようとした場合、絶縁素子 分離構で包囲される半導体島領域の大きさ、エミッタ接合面積、コレクタ接合面積、並びにエミッタ、ベースおよびコレクタの各領域に対する電極接続面積などの幾何学的寸法、あるいは不純物濃度分布がトランジスタによって異なるため、トランジスタによってデバイス設計のパラメータが異なり、設計が複雑となる。また、増幅利得、ベース抵抗、雑音指数などのようなトランジスタ素子の電気的特性が幾何学的寸法に依存する場合もある。

【0007】また、本発明者らは、バイポーラトランジスタを有する半導体集積回路装置の設計技術の観点で公知例を調査した。その結果、例えば特開平11-102916号公報には、多段増幅器の初段部を、LOCOS法で形成されたフィールド絶縁膜およびPN接合で互いに分離された複数のシングルエミッタ構造のバイポーラトランジスタを並列接続することで構成する技術が開示されている。

【0008】本発明の目的は、半導体集積回路装置の設計工数を低減することのできる技術を提供することにある。

【0009】また、本発明の他の目的は、大電流用トランジスタの電気的特性が改善された半導体集積回路装置

を提供することにある。

【0010】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

5 [0011]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0012】すなわち、本発明は、SOI基板の半導体 10 層において互いに完全に電気的に分離された複数の単位 バイポーラトランジスタを並列接続することにより、大 電流容量を必要とするバイポーラトランジスタを構成す るものである。

【0013】また、本発明は、所望の電流容量を与える 15 トランジスタは、幾何学的寸法が実質的に同一サイズで ある複数の単位バイポーラトランジスタを互いに電気的 に並列接続したものによって構成する。

【0014】また、本発明は、一つのトランジスタを形成する並列接続される複数の単位トランジスタは行列状20 に配置 (レイアウト) される。

【0015】また、本発明は、並列接続配線は多層配線によって構成される。例えば、エミッタコンタクト領域、ベースコンタクト領域およびコレクタコンタクト領域のそれぞれは、特に限定されないが、第1層配線および第2層配線で互いに並列接続される。

【0016】また、本発明は、半導体集積回路装置を構成するSOI基板(チップ)の中に、単位トランジスタの並列接続個数が互いに異なる複数種のバイポーラトランジスタを構成し、これによって、許容電流が互いに異30 なる複数種のバイポーラトランジスタを得ることができる。例えば、単位トランジスタで比較的少ない許容電流(消費電流)のトランジスタを用いて論理回路部を構成し、単位トランジスタを多数並列接続した比較的許容電流の大きいトランジスタを用いてアナログ出力回路部を満成ったいトランジスタを用いてアナログ出力回路部を構成することができる。単位トランジスタの幾何学的寸法は、特に限定されないが、論理回路などの構成トランジスタなどのように、その半導体集積回路装置を構成するために一番多く採用されるトランジスタのサイズは最小加工寸法によって制限される寸法を基準にして決定してまます。

【0017】また、本発明は、同一サイズの単位トランジスタの並列接続数を変えることによって、要求されるトランジスタの許容電流を一義的に決定できる。したがって、個数のパラメータによって設計が容易となる。また、比較的大電流のトランジスタを同一サイズの単位トランジスタを配線によって並列接続して構成することから、ベース抵抗などの素子特性の低下を防止できる。さらに、大電流用トランジスタから放出される熱の伝達効率が特に低下するSOI型半導体集積回路装置において

は、並列接続するための配線を介して熱放散を向上させ ることができる。

【0018】本発明の更なる他の特徴は、以下に述べる 実施の形態から理解できる。

[0019]

【発明の実施の形態】本願発明を詳細に説明する前に、 本願における用語の意味を説明すると次の通りである。 【0020】1. SOI (Silicon On Insulator) 基板 とは、絶縁層上に半導体層を設けて成る半導体基板をい う。この半導体層に集積回路素子が形成される。一般的

に支持基板上に絶縁層を介して半導体層を設けて成る。 また、半導体層に形成されるバイポーラトランジスタ素 子は、絶縁素子分離用溝によって隣接する他の領域から 分離されている。

【0021】2. 同一サイズまたは同一のトランジスタ とは、流すことが可能な電流(許容電流)が同一のトラ ンジスタをいう。すなわち、最適電流値が同一のトラン ジスタをいう。最適電流値とは、トランジスタが最も良 好な電流利得、雑音指数等のような電気的特性を示した 時のコレクタ電流値をいう。構造的には、同一サイズの 単位トランジスタとは、SOI基板の半導体層に形成さ れ、絶縁素子分離用溝で取り囲まれた四角形などの半導 体島領域(トランジスタ素子形成領域)の平面的な占有 面積、形状、あるいは寸法(長さおよび幅の寸法)のい ずれかが互いに実質的に同一で、その同一の素子形成領 域内にエミッタ領域、ベース領域およびコレクタ領域が 形成されたものをいう。したがって、特に、限定されな いが、エミッタの平面的な長さおよび幅の寸法(サイ ズ)、並びにコレクタ接合面積は単位トランジスタ相互 間で同一とし、さらに互いに並列接続するために必要な エミッタ領域、ベース領域およびコレクタ領域の各領域 に対するコンタクト領域(電極取り出し領域)の形状あ るいは寸法(長さおよび幅の寸法)も単位トランジスタ 相互間で同一とすることが好ましい。 さらに、本発明で は、素子分離用溝に取り囲まれた半導体島領域内に形成 される単位トランジスタは、マルチエミッタ構造でも良 い。この場合も、エミッタの幅および長さの寸法は、互 いに同一であることが好ましい。単位トランジスタのエ ミッタ接合およびコレクタ接合の各深さについても、ト ランジスタ相互間で同一であることが好ましい。製法的 に見た場合、複数の単位トランジスタ間の素子領域、エ ミッタ領域、ベース領域、およびコレクタ領域の各サイ ズをトランジスタ相互間で互いに同一とすることによっ て、各製造工程で必要とするフォトリソグラフィ用マス クの製作を簡単にすることができる。

【0022】3. 並列接続されるトランジスタの最小単 位サイズは、基本的に半導体集積回路装置の中で使用さ れている所定の回路の特性を考慮して最小寸法を決めて いる。

【0023】以下の実施の形態においては便宜上その必

要があるときは、複数のセクションまたは実施の形態に 分割して説明するが、特に明示した場合を除き、それら はお互いに無関係なものではなく、一方は他方の一部ま たは全部の変形例、詳細、補足説明等の関係にある。

- 【0024】また、以下の実施の形態において、要素の 数等(個数、数値、量、範囲等を含む)に言及する場 合、特に明示した場合および原理的に明らかに特定の数 に限定される場合等を除き、その特定の数に限定される ものではなく、特定の数以上でも以下でも良い。
- 【0025】さらに、以下の実施の形態において、その 構成要素(要素ステップ等も含む)は、特に明示した場 合および原理的に明らかに必須であると考えられる場合 等を除き、必ずしも必須のものではないことは言うまで もない。
- 15 【0026】同様に、以下の実施の形態において、構成 要素等の形状、位置関係等に言及するときは、特に明示 した場合および原理的に明らかにそうでないと考えられ る場合等を除き、実質的にその形状等に近似または類似 するもの等を含むものとする。このことは、上記数値お 20 よび範囲についても同様である。

【0027】また、本実施の形態を説明するための全図 において同一機能を有するものは同一の符号を付し、そ の繰り返しの説明は省略する。

【0028】また、本実施の形態で用いる図面において 25 は、平面図であっても図面を見易くするためにハッチン グを付す場合もある。

【0029】また、本実施の形態では、バイポーラトラ ンジスタをトランジスタと略す。

【0030】以下、本発明の実施の形態を図面に基づい 30 て詳細に説明する。

【0031】 (実施の形態1) 図1 (a) は、本実施の 形態の半導体集積回路装置を構成するトランジスタQを 示している。このトランジスタQは、比較的大電流を流 すことが可能な大電流トランジスタであり、導電形式は 35 прп型またはрпр型のいずれでも良い。

【0032】図1 (b) は、図1 (a) のトランジスタ Qの回路構成を示している。トランジスタQは、同一サ イズの複数の単位トランジスタQuを並列接続すること で形成されている。すなわち、複数の単位トランジスタ 40 Quの各ベースはベース用の配線で、各エミッタはエミ ッタ用の配線で、各コレクタはコレクタ用の配線で互い に電気的に接続されている。

【0033】図1 (c) は、図1 (a), (b) のトラ ンジスタQのデバイス構造を模式的に示している。本実 45 施の形態においては、トランジスタQを構成する各単位 トランジスタQuが、互いに完全に電気的に分離された 状態で、SOI基板1の半導体層に配置されている。す なわち、SOI基板1の主面には、例えば平面四角形状 に区分けされた複数の半導体島領域SAが行列状に規則 50 的に近接して配置されている。各半導体島領域SAは、

後述する深い溝型の分離部とSOI基板1の絶縁層とによって完全に電気的に分離されている。そして、この各 半導体島領域SAに、単位バイポーラトランジスQuが 形成されている。

【0034】図2は、図1の単位トランジスタQuのデバイス構造の一例を示している。図2(a)は単位トランジスタQuの平面図、(b)は単位トランジスタQuをpnp型とした場合の(a)のX1-X1線の断面図、(c)は単位トランジスタQuをnpn型とした場合の(a)のX1-X1線の断面図をそれぞれ示している。いずれも縦(バーティカル)型のトランジスタを例示しているが、横(ラテラル)型のトランジスタとしても良い。

【0035】SOI基板1は、支持基板1aと、その上 に形成された絶縁層1bと、さらにその上に形成された 半導体層1 c とを有している。支持基板1 a は、例えば n型の単結晶シリコン(Si)からなり、SOI基板1 の機械的強度を確保する機能を有している。絶縁層1b は、例えば酸化シリコン(SiO_x)からなり、その厚 さは、例えば $0.2\sim0.5\mu$ m程度である。半導体層 1 c は、例えば単結晶シリコンからなり、この半導体層 1 cに集積回路素子が形成される。SOI基板1は、例 えば貼り合わせ法によって形成されている。すなわち、 単結晶シリコン等からなる2枚の半導体ウエハ(以下、 単にウエハという)を絶縁層1bを介して貼り合わせた 後、一方のウエハの裏面を研削および研磨し、さらに、 その研削および研磨をしたウエハの裏面にコレクタ埋込 層(後述の埋込コレクタ領域3a1,3a2)を形成し た後、所定導電型の単結晶シリコン等をエピタキシャル 法によって成長させることで形成されている。 したがっ て、半導体層 1 c の単結晶シリコン層は、ウエハで形成 された部分とエピタキシャル法で形成された部分とを有 している。

【0036】半導体層1cの主面(集積回路素子形成 面)の分離領域には、浅い分離部2aと、深い溝型の分 離部(素子分離用溝)2 b とが形成されている。浅い分 雕部2aは、例えばLOCOS(Local Oxidization of Silicon)法によって形成されている。集積回路素子の 活性領域(アクティブ領域)の平面範囲は浅い分離部2 aによって規定されている。この浅い分離部2 a の底部 は絶縁層1bには達しておらず、その下層には半導体層 1cが残されている。この分離部2aは、LOSCOS 法によるものに限定されるものではなく、例えば浅い溝 型の分離部(SGI:Shallow Groove Isolation)で形 成しても良い。この浅い溝型の分離部は、半導体層 1 c の主面から絶縁層1bに達しない程度の深さまで掘られ た浅溝内に、例えば酸化シリコン膜等のような絶縁膜を 埋め込むことで形成される。一方、上記深い溝型の分離 部(Trench Isolation)2bは、浅い分離部2aの上面 からその分離部2aおよび半導体層1cを貫通して絶縁

層1bに達するように掘られた深い溝内に、例えば酸化シリコン膜等のような絶縁膜を埋め込むことで形成されている。この深い溝型の分離部2bおよび絶縁層1bによって取り囲まれ分離された半導体層1cの半導体島領の5域SAに、上記単位トランジスタQuは形成されている。したがって、各単位トランジスタQuは半導体層1cにおいて電気的に完全に分離されている。そして、単位トランジスタQuの分離部2bで取り囲まれた半導体島領域SAは、平面的にトランジスタ相互間で同一のサイズを有している。

【0037】図2 (b), (c)において、半導体層1 c(半導体島領域SA)には、それぞれ埋込コレクタ領 域3a1,3a2が形成されている。埋込コレクタ領域 3 a 1 は、例えばホウ素 (B) が含有されて p *型にさ 15 れ、埋込コレクタ領域3a2は、例えばアンチモン(S b) が含有されてn*型にされている。この埋込コレク 夕領域3a1, 3a2の上層には、それぞれコレクタ領 域3 b 1, 3 b 2 およびコレクタ引出領域3 c 1, 3 c 2が形成されている。コレクタ領域3 b 1 は、例えばホ 20 ウ素が含有されてp型にされ、コレクタ領域3b2に は、例えばリン (P) またはヒ素 (As) が含有されて n型にされている。また、コレクタ引出領域3c1は、 例えばホウ素が含有されてp⁺型にされ、コレクタ引出 領域3 c 2 は、例えばリンまたはヒ素が含有されて n⁺ 25 型にされている。このコレクタ領域3 b 1, 3 b 2 と、 コレクタ引出領域3 c 1, 3 c 2 とは、その間に設けら れた浅い分離部2aによって分雕されているが、それぞ れ上記埋込コレクタ領域3a1,3a2を通じて互いに

低抵抗な状態で電気的に接続されている。

30 【0038】上記コレクタ領域3b1,3b2の上層部には、それぞれベース領域4a1,4a2が形成されている。図2(b)のベース領域4a1は、例えばリンまたはヒ素(As)が含有されてn型にされている。このベース領域4a1には、ベース引出領域4b1が形成されている。このベース引出領域4b1は、例えばリンまたはヒ素が含有されて1型にされている。一方、図2(c)のベース領域4a2は、例えばホウ素が含有されてp型にされている。このベース領域4a2には、例えばp型の多結晶シリコンからなるベース引出電極5が電40気的に接続されている。このベース引出電極5の他端側は浅い分離部2a上に延在した状態でパターン形成されている。

【0039】上記ベース領域4a1,4a2の上層には、エミッタ領域6a1,6a2が形成されている。図 2 (b)のエミッタ領域6a1は、例えばホウ素が含有されてp^{*}型にされている。このエミッタ領域6a1には、例えばp型の多結晶シリコンからなるエミッタ引出電極7a1が電気的に接続されている。一方、図2 (c)のエミッタ領域6a2は、例えばリンまたはヒ素 50 が含有されてn^{*}型にされている。このエミッタ領域6

a 2には、例えばn型の多結晶シリコンからなるエミッタ引出電極7a2が電気的に接続されている。なお、このエミッタ引出電極7a2と、上記ベース引出電極5とは絶縁されている。

【0040】並列接続される単位トランジスタQuの占有面積が互いに同一サイズであることに加え、単位トランジスタQuのエミッタの幅および長さは、1つの半導体集積回路装置内で共通する寸法となっている。エミッタの幅の値は、一般的に、所定の製品または時代の技術において、良好なトランジスタ特性を得ることが可能な最小寸法である。エミッタ幅は、フォトリソグラフィ技術における最小加工寸法よりも小さくできる。なお、1つの半導体集積回路装置内で最小のエミッタ幅を持つ小電流トランジスタを単位トランジスタとし、その最小のエミッタ幅の2倍以上のエミッタ幅を持つトランジスタを単位トランジスタとに義することもできる。エミッタ長(エミッタ幅に対して交差することもできる。エミッタ長(エミッタ幅に対して交差するコレクタ電流値等によって変わる。

【0041】このような半導体層1cおよび分離部2 a, 2 b上には、例えば酸化シリコン膜からなる絶縁膜 8が堆積されている。絶縁膜8上には、ベース電極9 B、エミッタ電極9Eおよびコレクタ電極9Cが形成さ れている。ベース電極9B、エミッタ電極9Eおよびコ レクタ電極9Cは、例えばアルミニウムまたはアルミニ ウム合金等のような金属からなる。図2(b)におい て、ベース電極9Bは、コンタクトホールBCを通じて ベース引出領域4b1と電気的に接続されている。ま た、エミッタ電極9Eは、コンタクトホールECを通じ てエミッタ電極7a1と電気的に接続されている。さら にコレクタ電極9Cは、コンタクトホールCCを通じて コレクタ引出領域3 c 1 と電気的に接続されている。-方、図2(c)において、ベース電極9Bは、コンタク トホールBCを通じてベース引出電極5と電気的に接続 されている。また、エミッタ電極9日は、コンタクトホ ールECを通じてエミッタ電極7a2と電気的に接続さ れている。さらにコレクタ電極9Cは、コンタクトホー ルCCを通じてコレクタ引出領域3 c 2 と電気的に接続 されている。コンタクトホールBC, EC, CCは、並 列接続トランジスタ相互間で同一サイズにすることが好 ましい。

【0042】図3は、同一のSOI基板1の主面(半導体層1cの主面)上における半導体島領域SAの配置の一例を示している。領域A1は、上記所望の電気的特性の1つのトランジスタQを形成するのに、例えば1個の半導体島領域SAの1個の単位トランジスタQuを使用する領域を例示している。この場合、後述する配線を通じて半導体集積回路装置に組み込まれる。領域A2は、例えば4個の同一サイズの半導体島領域SAの4個の単位トランジスタQuを使用する領域、領域A3は、12

個の同一サイズの半導体島領域SAの12個の単位トランジスタQuを使用する領域をそれぞれ例示している。 領域A2,A3では、複数の半導体島領域SAが図3の 縦横方向(X,Y方向)に沿って行列状に規則的に並ん で配置されている。この場合、各領域A2,A3の各々 において、各単位トランジスタQuのエミッタ領域同 士、ベース領域同士およびコレクタ領域同士を、後述す る配線によって互いに接続することによって、所望の電 気的特性を持つトランジスタQを形成する。

10 【0043】図4は、上記図1~3で説明した複数の単位トランジスタQuの配線接続の一例を示している。ここでは、縦4列、横3行、合計12個の半導体島領域SA(単位トランジスタQu)が近接した状態で規則的に並んでSOI基板1上に配置されている場合が例示されている。各行の間および列中央は配線領域となっており、半導体島領域SAの隣接間隔が広くなっている。すなわち、ここでは配線領域が浅い分離部2a上に配置されている場合が例示されている。

【0044】図4の列方向(Y方向)の複数の単位トラ 20 ンジスタQuにおけるベース領域同士、エミッタ領域同 士およびコレクタ領域同士は、列方向(Y方向)に延在 する帯状の第1層配線10L1で互いに電気的に接続さ れている。しかし、第1層配線10L1は、一般的に線 幅を充分広く取れないので、単位トランジスタQuに流 25 せる最大電流が第1層配線10L1で律則され、列方向 に配置可能な単位トランジスタQuの数が制限されてし まうことになる。このような制限を受けないようにする には、配線構成として第1層配線10L1の他に、第1 層配線10 L1よりも上層に配置され、第1層配線10 L1よりも幅広とすることが可能な第2層配線以上の配 線を使用することが好ましい。ここでは、各行の間の配 線領域に第2層配線10L2を配置し、列中央の配線領 域に第3層配線10L3を配置した場合を例示してい る。

【0045】第2層配線10L2は、第1層配線10L 1の延在方向に対して直交する行方向(X方向)に延在 されており、第1層配線10L1との交差領域において スルーホールTH1を通じて第1層配線10L1と電気 的に接続されている。すなわち、各行間の配線領域にお 40 いて最上行の第2層配線10L2は、スルーホールTH 1を通じて第1層配線10L1に接続され、さらにコン タクトホールBCを介して単位トランジスタQuのベー ス領域と電気的に接続されている。また、各行間の配線 領域において中央行の第2層配線10L2は、スルーホ 45 ールTH1を通じて第1層配線10L1に接続され、さ らにコンタクトホールE Cを介して単位トランジスタQ uのエミッタ領域と電気的に接続されている。さらに、 各行間の配線領域において最下行の第2層配線10L2 は、スルーホールTH1を通じて第1層配線10L1に 50 接続され、さらにコンタクトホールCCを介して単位ト ランジスタQuのコレクタ引出領域と電気的に接続されている。このようなスルーホールTH1は、単位トランジスタQuから最短距離になるように配置することが好ましい。これにより、各単位トランジスタQuへの電流供給効率のバランスを向上させることができる。

【0046】第3層配線10L3は、第2層配線10L 2の上層に配置され、第2層配線10L2よりも幅広に 形成されている。この第3層配線10L3は、第2層配 線10L2の延在方向に対して直交する列方向(Y方 向) に延在されており、第2層配線10L2との交差領 域においてスルーホールTH2を通じて第2層配線10 L2と電気的に接続されている。すなわち、列中央の配 線領域において最左列の第3層配線10L3は、スルー ホールTH2を通じて、各行間の配線領域において最上 行の第2層配線10L2に接続されている。また、列中 央の配線領域において中央列の第3層配線10L3は、 スルーホールTH2を通じて、各行間の配線領域におい て中央行の第2層配線10L2に接続されている。さら に、列中央の配線領域において最右央の第3層配線10 L3は、スルーホールTH2を通じて、各行間の配線領 域において最下行の第2層配線10L2に接続されてい

【0047】このような第3層配線10L3を配置した 理由は、仮に第3層配線10L3を配置しないとする と、行方向に配置可能な単位トランジスタQuの数が第 2層配線10L2の給電能力に律則されることなり、行 方向に配置可能な単位トランジスタQuの数が制限され てしまうので、その制限を受けないようにするためであ る。行方向に配置する単位トランジスタQuの数を増や したい場合には、第3層配線10L3の幅あるいは断面 積を大きくすれば良い。なお、第1~第3層配線10L 1~10L3は、例えばアルミニウムまたはアルミニウ ム合金等のような金属からなる。また、第1~第3層配 線10L1~10L3は、相互配線であり、それぞれに おいて、単位トランジスタQuのベース領域と接続され るものはベース配線またはベース共通配線、エミッタ領 域と接続されるものはエミッタ配線またはエミッタ共通 配線、コレクタ引出領域と接続されるものはコレクタ配 線またはコレクタ共通配線である。

【0048】図5は、上記スルーホールTH1の配置の変形例を示している。図5では図4の要部のみを拡大して示している。ベース用の第1層配線10L1は、行間の配線領域において中央の第2層配線10L2とスルーホールTH1を通じて電気的に接続されている。エミッタ用の第1層配線10L1は、行間の配線領域において最上行の第2層配線10L2とスルーホールTH1を通じて電気的に接続されている。さらに、コレクタ用の第1層配線10L1は、行間の配線領域において最下行の第2層配線10L2とスルーホールTH1を通じて電気的に接続されている。これ以外の構成は、図4と同じで

ある。これにより、Y方向に延びる第3層配線のベー ス、エミッタおよびコレクタの位置を変更できる。 【0049】また、図6および図7は、上記スルーホー ルTH1の配置のさらに他の変形例を示している。図6 05 はSOI基板の要部平面図を示し、図7は図6の第2層 配線10L2を取り除いた状態を示している。ここで は、第1層配線10L1および第2層配線10L2の下 地の絶縁膜をCMP (Chemical Mechanical Polish) 法 等によって平坦化することにより、ベースおよびコレク 10 夕に関わるスルーホールTH1を半導体島領域SA上 (すなわち、半導体島領域SAの領域内) に配置するこ とが可能とされている。もちろん、エミッタに関わるス ルーホールTH1を含めて半導体島領域SA上に配置さ せても良い。これ以外の構成、図4と同じである。この 15 構造では、配線領域を無くせる分、図4の場合に比べ て、隣接する半導体島領域SA(すなわち、単位トラン ジスタQu)の隣接間隔を狭めることができるので、素 子集積度を向上させることが可能となる。なお、図4~ 図7では図面を見易くするために第1層配線10L1の 幅を、コンタクトホールBC, EC, CCの幅よりも細 く示したが、実際は、第1層配線10L1の幅の方がコ ンタクトホールBC, EC, CCの幅よりも広い。 【0050】このように、大電流トランジスタを、前記

したような完全に分離された単位トランジスタQuで構 25 成することにより、以下の効果を得ることができる。 【0051】第1に、半導体集積回路装置の設計の工数 や手間を低減できる。本発明者らが検討した技術では、 大電流トランジスタを1個のトランジスタで構成するも のである。この技術では、必要電流(要求電流容量また は要求特性)毎にトランジスタを用意する必要があり、 用意するトランジスタの種類が多いため、それぞれのト ランジスタに合わせてデバイスパラメータも多数必要と なる。また、そのためにアナログ回路での特性のチュー ニングも非常に面倒である。これに対して、本実施の形 35 態では、完全分離された単位トランジスタQuを用いて 大電流トランジスタを設計することにより、1~2種類 の単位トランジスタQuを用意すれば、ほとんど全ての 大電流トランジスタの設計を行うことができるので、デ バイスパラメータを多数用意する必要がない。また、ア 40 ナログ回路における特性のチューニングも単位トランジ スタQuの並列接続数を変えるだけで対応できる。した がって、半導体集積回路装置の設計の自由度を向上させ ることができるので、その設計の工数や手間を大幅に低 減できる。したがって、半導体集積回路装置の設計時間 45 を短縮できる。また、設計費用を低減できる。さらに、 製造面からも、特性を制御しなければならない素子の数

【0052】第2に、半導体集積回路装置の性能を向上 50 させることができる。大電流トランジスタを1個のトラ

数の低減および歩留まりの向上に効果がある。

を減らすことができるので、QC (QualityControl) エ

ンジスタで構成する上記本発明者らが検討した技術で は、大電流容量を得るためにコレクターベース接合およ びエミッターベース接合を大きくする必要があり、必然 的に寄生容量および寄生抵抗等のような抵抗成分が増加 してしまう。これに対して、本実施の形態では、上記の ように完全分離され、1個当たりの寄生抵抗および寄生 容量が非常に小さい単位トランジスタQuを用いて大電 流トランジスタを構成するので、寄生容量および寄生抵 抗を低減できる。本発明者らの測定結果によればトラン ジスタと支持基板との間の容量(コレクタ容量またはコ レクタ出力容量)を上記本発明者らの検討技術の半分以 下、あるいは1/3以下にまで下げることができた。こ のため、大電流トランジスタでのノイズの発生を低減で き、また、大電流トランジスタの動作速度の向上を推進 できる。すなわち、高性能(低寄生容量および低寄生抵 抗)で、大電流容量を許容する大電流トランジスタを提 供することができる。

【0053】また、エミッタ幅の小さい高性能な単位ト ランジスタQuを用いて大電流トランジスタを形成する ので、大電流トランジスタの性能(例えば電流増幅率や 遮断周波数特性)を向上させることができる。エミッタ 幅が相対的に小さいトランジスタは、エミッタ幅が相対 的に大きなトランジスタに比べて電気的特性が良好であ ることが知られている。これを本発明者らの検討結果の 一例を用いて説明する。比較対象の大電流トランジスタ として、そのエミッタ寸法(エミッタ幅×エミッタ長さ ×個数) が、例えば2. 25 μm×14 μm×1.0本、 その全体面積が、例えば40μm×20μm=800μ m²、必要なコレクタ電流(Ic)が、例えば50mA の1個のトランジスタを用意した。この場合のトランジ スタの遮断周波数(fT)は、例えば14GHz、ベー ス抵抗 (rbb) は、例えば 7Ω であった。一方、小電 流トランジスタ(単位トランジスタ)として、そのエミ ッタ寸法が、例えば0. 2 μ m×4 μ m、全体面積が、 例えば3. 3 μ m×5. 4 μ m=17. 8 μ m²程度、 コレクタ電流が、例えば1mAを用意した。この小電流 トランジスタはSOI基板上に形成され完全に分離され ている。この小電流トランジスタの遮断周波数(fT) は、例えば33GHz、ベース抵抗(rbb)は、例え ば100Ωであった。例示した小電流トランジスタを用 いて例示した大電流トランジスタを形成するには、大電 流トランジスタに必要なコレクタ電流が50mAなの で、小電流トランジスタを50個並列接続すれば良い。 そのようにして構成された大電流トランジスタの遮断周 波数(fT)は、例えば30GHz、ベース抵抗(rb b) は、例えば3Ω、コレクタ電流(Ic) は50mA であった。したがって、同じ50mAのコレクタ電流を 得る場合でも、小電流トランジスタを並列接続した方 が、遮断周波数を大幅に向上でき、また、ベース抵抗を 大幅に低減することが可能であることが分かる。しか

も、その全体面積は、3.5 μ m×6 μ m×50=10 50 μ m²程度であり、大幅な面積の増大も生じていない

【0054】第3に、単位トランジスタQuをSOI基
05 板1上に設け、さらに完全分離していることにより、単位トランジスタQuの隣接間隔を狭めることができるので、面積の大幅な増大を招くことなく大電流トランジスタを形成することができる。なお、SOI基板構造を有しない一般的な半導体基板において、大電流トランジスタの隣接間隔を大幅に離して配置しなければならないので、大電流トランジスタを帰亡して配置しなければならないので、大電流トランジスタを小電流トランジスタで形成した方が設計および性能上においてメリットが大きい。したがって、本実施の形態のような大電流トランジスタを単位トランジスタQuで構成する発想自体が生じない。

【0055】第4に、単位トランジスタによる発熱部の分散および共通配線を介する熱放散により、熱伝達効率20 を良くすることができるので、熱設計を容易にすることができる。すなわち、許容電力損失を向上させることができる。

【0056】次に、本実施の形態の半導体集積回路装置の具体的な適用例を説明する。

25 【0057】本実施の形態の半導体集積回路装置は、例えばBiCMOS (Bipolar-Complementary Metal Oxide Semiconductor) 回路またはC-Bip (ComplementaryBipolar) 回路等を有する通信用または産業用のアナログーデジタル混載型集積回路である。デジタル回路の30 みの半導体集積回路装置に本実施の形態を適用することも効果はあるが、高度な特性チューニングが必要なアナログ回路を有する半導体集積回路装置に適用した方が特に効果が大きい。

【0058】図8は、この半導体集積回路装置の一部の 35 出力回路を抜き出して示した回路図である。この出力回 路は、B級プッシュプル増幅動作を行うドライバ回路D RVである。B級プッシュプル動作することで、1個の トランジスタでドライバ回路を形成した場合に比べて4 倍の出力を得ることができ、雑音や歪みの少ない増幅が 40 可能となっている。ここでは、例えば入力端子 I Nに入 力された1mA程度の振幅の信号を10mA程度の振幅 の信号に増幅して出力端子OUTに出力することが可能 となっている。このドライバ回路DRVは、トランジス タQ1~Q10(前記大電流トランジスタに相当)およ 45 び抵抗R1~R10を有して成り、基準電位の電源V1 と、高電位の電源V2との間に電気的に接続されてい る。なお、電源電圧V1は、例えばー5V程度、電源電 圧V2は、例えば+5.V程度である。また、バイアス調 整用の電圧 V3は、例えば-1 V程度、電圧 V4は、例 50 えば+1 V程度である。

【0059】このドライバ回路DRVのトランジスタQ1、Q3、Q4、Q6、Q7、Q10は、npn型のトランジスタからなり、トランジスタQ2、Q5、Q8、Q9は、pnp型のトランジスタからなる。このうち、トランジスタQ1、Q2は、上記プッシュプル動作を行う。また、トランジスタQ3、Q4、Q7、Q8はダイオード接続されている。トランジスタQ1~Q4に必要なコレクタ電流(要求電流容量または要求特性)は、例えば24mA程度である。トランジスタQ5~Q8に必要なコレクタ電流は、例えば8mA程度である。さらに、トランジスタQ9、Q10に必要なコレクタ電流は、例えば2mA程度である。

【0060】本実施の形態においては、各トランジスタ Q1~Q10が、上記単位トランジスタQuで構成されている。図9は、上記ドライバ回路DRVの形成領域における半導体島領域SAの配置の状態を示すSOI基板 1の要部平面図である。ここで設けた単位トランジスタ Quのエミッタ幅は、共通で、例えば0.3 μ m程度である。単位トランジスタ Quのエミッタ長は、例えば5 μ mまたは5 μ mを標準としてその整数倍である。

【0061】npn型のトランジスタQ1の形成領域に は、例えば2個の半導体島領域SA1が1組となってそ の組が12個、全部で24個の半導体島領域SA1が行 列状に規則的に並んで配置されている。各半導体島領域 SA1には、1個の単位トランジスタQuが形成されて いる。すなわち、トランジスタQ1は、24個の単位ト ランジスタQuで構成されている。これは、1個の単位 トランジスタQuの最適コレクタ電流値を1mAとした からである。すなわち、トランジスタQ1は、必要なコ レクタ電流が24mAなので、24個の単位トランジス タQuで構成されている。また、2個の半導体島領域S A1で1組(2個の単位トランジスタQuで1組)とし ているのは、後述するように、2個の単位トランジスタ Quのベース電極を共通とすることで、トランジスタQ 1を形成するための半導体島領域SA1群のレイアウト 面積を縮小できるからである。この1組、すなわち、2 個の単位トランジスタQ u で、1 つの単位トランジスタ として定義することもできる。なお、npn型のトラン ジスタQ3,Q4の半導体島領域SA1の配置は、トラ ンジスタQ1のそれと同じなので説明を省略する。

【0062】pnp型のトランジスタQ2の形成領域には、例えば12個の半導体島領域SA2が配置されている。各半導体島領域SA2には、例えば2個の単位トランジスタQuが配置されている。すなわち、このトランジスタQ2も、上記トランジスタQ1と同様の理由から、例えば24個の単位トランジスタQuで構成されている。1個の半導体島領域SA2内に2個の単位トランジスタQuを配置したのも上記と同様にレイアウト面積の縮小を図るためである。ここでも、この1個の半導体島領域SA2内の2個の単位トランジスタQuで1個の

単位トランジスタとして定義することもできる。

【0063】pnp型のトランジスタQ5の形成領域には、上記と同様の半導体島領域SA2が図9の行方向(X方向)に4個並んで配置されている。すなわち、トランジスタQ5は、例えば8個の単位トランジスタQuで構成されている。これにより、トランジスタQ5に必要なコレクタ電流(8mA)を得ることが可能となっている。なお、pnp型のトランジスタQ8の半導体島領域SA2の配置は、トランジスタQ5のそれと同じなので説明を省略する。

【0064】npn型のトランジスタQ6の形成領域には、2個の半導体島領域SA1が1組となってその組が図9の行方向(X方向)に4個、合計8個の半導体島領域SA1が配置されている。すなわち、トランジスタQ156は、例えば8個の単位トランジスタQuで構成されており、トランジスタQ6に必要なコレクタ電流(8mA)を得ることが可能となっている。

【0065】npn型のトランジスタQ7の形成領域には、例えば8個の半導体島領域SA1がほぼ同じ間隔で20 近接した状態で図9の行方向(X方向)に並んで配置されている。すなわち、トランジスタQ7は、例えば8個の単位トランジスタQuで構成されており、トランジスタQ7に必要なコレクタ電流(8mA)を得ることが可能となっている。

25 【0066】pnp型のトランジスタQ9の形成領域には、1個の半導体島領域SA2が配置されている。すなわち、トランジスタQ9は、2個の単位トランジスタQuで構成されている。また、npn型のトランジスタQ10の形成領域には、2個の半導体島領域SA1が組を30 なした状態で配置されている。すなわち、トランジスタQ10は、2個の単位トランジスタQuで構成されている。

【0067】次に、上記npn型のトランジスタQ1の構成を図10~図14により詳細に説明する。図10はトランジスタQ1の形成領域におけるSOI基板1の要部平面図であって半導体島領域SA1とコンタクトホールBC, EC, CCとの平面位置関係を示したレイアウト平面図を示している。組を成す2個の半導体島領域SA1の領域内にはエミッタおよびコレクタ用のコンタクトホールEC, CCが配置されている。組を成す2個の半導体島領域SA1の隣接間であって上記浅い分離部2aの領域にはベース用のコンタクトホールBCが配置されている。

【0068】図11は図10と同一箇所における第1層 配線10L1および第2層配線10L2のレイアウト平 面図、図12は図11の要部拡大平面図であって半導体 島領域SA1、第1層配線10L1および第2層配線1 0L2を重ねて示したレイアウト平面図、図13は図1 2の第1層配線10L1、半導体島領域SA1およびコ ンタクトホールBC、CC、ECの平面位置関係を示し たレイアウト平面図をそれぞれ示している。

【0069】行列状に配置された複数の単位トランジス タQuのコレクタは、コレクタ用の第1層配線10LC 1(10L1)によって互いに電気的に接続されて1つ に纏められている。コレクタ用の第1層配線10LC1 は、行方向(X方向)に延在する幅広配線部と、これに 対して交差する列方向 (Y方向) に延在する幅広配線部 とを有している。その行方向に延在する幅広配線部は、 その一部が列方向に延びて、行方向に沿って配置された 複数の単位トランジスタQuのコレクタと電気的に接続 されている。また、第1層配線10LC1の列方向に延 在する幅広配線部は、その一部が幅広配線部の左右の単 位トランジスタQuのコレクタ上に延在しコンタクトホ ールCCを通じてコレクタと電気的に接続されている。 【0070】また、行列状に配置された複数の単位トラ ンジスタQuのエミッタは、エミッタ用の第1層配線1 O L E 1 (10 L 1) によって互いに電気的に接続され て1つに纏められている。エミッタ用の第1層配線10 LE1は、上記コレクタ用の第1層配線10LC1と櫛 歯状にかみ合わされるようにレイアウトされている。す なわち、エミッタ用の第1層配線10LE1も、行方向 (X方向) に延在する幅広配線部と、これに対して交差 する列方向(Y方向)に延在する幅広配線部とを有して いる。その行方向に延在する幅広配線部は、その一部が 列方向に延びて、行方向に沿って配置された複数の単位 トランジスタQuのエミッタと電気的に接続されてい る。また、上記列方向に延在する幅広配線部は、その一 部が幅広配線部の左右の単位トランジスタQuのエミッ タ上に延在しコンタクトホールECを通じてエミッタと 電気的に接続されている。

【0071】さらに、行列状に配置された複数の単位トランジスタQuのベースは、ベース用の第1層配線10 LB1(10L1)に電気的に接続され、さらに、スルーホールTH1を通じて第1層配線10L1の上層の第2層配線10LB2(10L2)と電気的に接続されて1つに纏められている。

【0072】図14は図10~図13のX2-X2線の断面図を示している。組を成す2個の半導体島領域SA1は、深い溝型の分離部2bによって互いに電気的に分離されている。したがって、半導体層1cにおいては、組を成す2個の半導体島領域SA1の各々に配置された単位トランジスタQu,Quは互いに電気的に分離されている。ただし、その2個の単位トランジスタQu,Quの各々のベース電極9B(第1層配線10LB1)は共通に使用されるようになっている。すなわち、2個の単位トランジスタQu,Quのベース引出電極5は、2個の半導体島領域SA1の隣接間における分離部2a上に延在し、一体的にパターニングされて互いに電気的に接続されている。そして、この一体的にパターニングされたベース引出電極5はコンタクトホールBCを通じて

1つのベース電極9B(ベース用の第1層配線10LB 1)と電気的に接続されている。このように、2個の単位トランジスタQu,Quのベース電極9Bを共通とすることにより、それら単位トランジスタQu,Quの隣 05 接間隔を狭くすることができるので、複数の単位トランジスタQuの一群の全体的なレイアウト面積を縮小できる。これ以外の構成は、前記図2(c)で説明したのと同じである。

【0073】次に、上記pnp型のトランジスタQ2の 構成を図15~図19により詳細に説明する。図15はトランジスタQ2の形成領域におけるSOI基板1の要部平面図であって半導体島領域SA2とコンタクトホールBC, EC, CCとの平面位置関係を示したレイアウト平面図を示している。1個の半導体島領域SA2の領域内には、1個のベース用のコンタクトホールBCと、2個のエミッタ用のコンタクトホールECと、2個のエミッタ用のコンタクトホールCCとが配置されている。ベース用のコンタクトホールBCは、半導体島領域SA2の中央に配置されている。エミッタ用のコンタクトホールBCは、ベース用のコンタクトホールBCの左右両側に配置され、さらにその外側にコレクタ用のコンタクトホールCCが配置されている。

【0074】図16は図15と同一箇所における第1層 配線10L1および第2層配線10L2のレイアウト平 面図、図17は図16の要部拡大平面図であって半導体 島領域SA2、第1層配線10L1および第2層配線10L2を重ねて示したレイアウト平面図、図18は図17の第1層配線10L1、半導体島領域SA2およびコンタクトホールBC、CC、ECの平面位置関係を示し たレイアウト平面図をそれぞれ示している。第1層配線10L1(10LC1、10LE1、10LB1)および第2層配線10L2(10LB2)の配線接続の仕方は、コレクタ用の第1層配線10LC1とエミッタ用の第1層配線10LE1の配置が上下反転しただけで、そ 1以外は図10~図13で説明したのと同じなので説明を省略する。

【0075】図19は図15~図18のX3-X3線の 断面図を示している。深い溝型の分離部2bおよび半導 体層1cによって取り囲まれ分離された1つの半導体島 領域SA2内のコレクタ領域3b1には、2個のコレクタ引出領域3c1,3c1が形成されている。この2個 のコレクタ引出領域3c1,3c1は、それぞれコンタ クトホールCCを通じてコレクタ電極9C,9C(第1 層配線10LC1)と電気的に接続されている。また、 その1つの半導体島領域SA2内のベース領域3b1に は、2個のエミッタ領域6a1,6a1が離間した状態 で形成されている。この2個のエミッタ領域6a1,6 a1は、それぞれエミッタ電極7a1,7a1およびコンタクトホールECを通じてエミッタ電極9E,9E 50(第1層配線10LE1)と電気的に接続されている。 さらに、ベース領域 4 a 1 は、2 個のエミッタ領域 6 a 1, 6 a 1 の間に配置されたコンタクトホールB C を通じてベース電極 9 B (第1層配線 10 L B 1) と電気的に接続されている。このような構成以外は、前記図 2 (b) で説明したのと同じである。

【0076】次に、本実施の形態の半導体集積回路装置の製造方法の一例を図20によって説明する。

【0077】まず、半導体集積回路装置の設計に必要な デバイスパラメータ(例えば抵抗や容量)を求める。デ バイスパラメータは、例えば抵抗、容量(寄生容量を含 む)、耐圧および各種電流等のような半導体集積回路装 置の素子(ここでは特にトランジスタ)の電気的特性を 表すパラメータであり、回路設計の基準となるものであ る(工程100)。続いて、デバイスパラメータを基準 として、所望の半導体集積回路の設計を行う。ここでは トランジスタレベルの回路構成と素子特性を決定する (工程101)。続いて、回路設計で設計された回路図 (回路接続データ) に基づいて素子の配置およびそれら の間を配線する。この際、本実施の形態では、レイアウ ト平面上に上記複数の単位トランジスタQuをレイアウ トし、これを配線によって接続することで所定のトラン ジスタ(上記トランジスタQ~Q10等)を形成する。 この際、各トランジスタ(上記トランジスタQ~Q10 等)の形成領域には、そのトランジスタを作成するのに 必要な数よりも若干多くの単位トランジスタQuを配置 する(工程102)。続いて、このようにして作成され た半導体集積回路装置において、どれ位の寄生容量また は抵抗がつくかを抽出した後、回路シミュレーションを 行う(工程103)。

【0078】次いで、回路シミュレーションによって求 められた半導体集積回路装置の寄生容量値や抵抗値に基 づいて、各大電流トランジスタ(上記トランジスタQ~ Q10等)における単位トランジスタQuの並列接続数 を決定する(工程104)。ここでは、回路に接続され る単位トランジスタQuの数を調節することで、半導体 集積回路装置の寄生容量値や抵抗値を調節する。例えば 設計された半導体集積回路装置に対して回路シミュレー ションを行うと、その半導体集積回路装置の寄生容量値 や抵抗値が許容値よりも上回る場合がある。その場合に は、回路に接続されている単位トランジスタQuの幾つ かを回路から切り離すことで、その寄生容量や抵抗を下 げることができる。上記のようにレイアウト設計時 (工 程102) に単位トランジスタQuを必要数より多めに 配置しておいたのは、このような若干の修正が必要とな ることを見越したものである。すなわち、容量等の合わ せ込みを単位トランジスタQuの接続、非接続で行うた めである。

【0079】本発明者らが検討した技術(大電流トランジスタを、単位トランジスタで構成せず、はじめから1個(1種類)のトランジスタで形成してしまう技術)で

は、上記のような寄生容量等による修正に際して、素子の配置の段階、すなわち、レイアウト設計の段階からやり直さなければならない。したがって、手間のかかる面倒な作業であり、設計時間に大幅な遅れを招く原因となっている。これに対して、本実施の形態では、寄生容量等の増加を招く余分な単位トランジスタQuを回路から切り離せば良いだけである。その切り離しは、例えば単位トランジスタQuと配線とを結ぶコンタクトホールを配置しないようにするか、配線自体を部分的に無くせば10良いだけである。すなわち、いずれの方法も配線の一部を変更するだけで済むので、比較的容易であり、設計時間の大幅な短縮が可能となる。

【0080】このようにして容量等の合わせ込みを行った後、作成された設計図を基に、フォトマスクを作成す 15 る(工程105)。そして、そのフォトマスクを用いた 露光処理によって実際にウエハ(SOI基板1)上にデ バイスパターンを形成し、半導体集積回路装置を形成す る(工程106)。その後、製造された半導体集積回路 装置(半導体チップ)の特性評価を行う(工程10 20 7)。

【0081】(実施の形態2)本実施の形態においては、単位トランジスタの変形例を説明する。図21は、本実施の形態のnpn型の単位トランジスタQuの要部断面図を示している。本実施の形態においては、深い溝型の分離部2bおよび絶縁層1bによって取り囲まれ分離された半導体島領域SAのコレクタ領域内に、2個のベース領域4a2が設けられ、その各々のベース領域4a2内にエミッタ領域6a2が設けられている。なお、ベース領域4a2およびエミッタ領域6a2を4個以上30設けても良い。

【0082】図22および図23は、その具体例の平面 図を示している。図22および図23は単位トランジス タQuの平面図である。図22では、半導体島領域S A、第1,第2層配線10L1,10L2を重ねて示 し、図23では半導体島領域SAおよび第1層配線10 L1を重ねて示した。

【0083】本実施の形態では、1個の半導体島領域SA内の1個の単位トランジスタQuが、2個のnpn型の小電流トランジスタを並列接続することで構成している。したがって、1個の半導体島領域SAには、ベース、エミッタおよびコレクがそれぞれ2個ずつ配置されている。単位トランジスタQuを構成する小電流トランジスタのエミッタ幅は、例えば0.3μm、エミッタ長さは、例えば10μm程度である。そして、このような45単位トランジスタQuが25個配置されて、1つの大電流トランジスタが形成されている。

【0084】半導体島領域SAは、図22および図23 の列方向(Y方向)に沿って複数個並んで配置されてい る。その半導体島領域SAの列の両側にコレクタ用の第 50 1層配線10LC1(10L1)と、エミッタ用の第1 層配線10LE1(10L1)との幅広配線部が配置されている。すなわち、このコレクタ用の第1層配線10LC1の幅広配線部と、エミッタ用の第1層配線10LE1の幅広配線部とは、互いに簡歯状にかみ合うように配置されている。

【0085】コレクタ用の第1層配線10LC1の幅広 配線部の一部は、図22および図23の行方向(X方 向)に沿って各単位トランジスタQuのコレクタまで延 在し、コレクタ用のコンタクトホールCCを通じてコレ クタ引出領域と電気的に接続されている。これにより、 各単位トランジスタQuのコレクタが互いに電気的に接 続されている。また、第1層配線10LE1の幅広配線 部も、図22および図23の行方向(X方向)に沿って 各単位トランジスタQuのエミッタまで延在し、エミッ タ用のコンタクトホールECを通じてエミッタ領域と電 気的に接続されている。これにより、各単位トランジス タQuのエミッタが互いに電気的に接続されている。な お、ここでも図面を見易くするためにコンタクトホール BC, EC, CCの幅の方が、第1層配線10LB1, 10LE1, 10LC1よりも幅広になっているが、実 際はコンタクトホールBC, EC, CCの幅の方が第1 層配線10LB1, 10LE1, 10LC1の幅よりも 狭い。

【0086】ベース領域4a2は、ベース用のコンタクトホールBCを通じて第1層配線10LB1(10L1)と電気的に接続されている。このベース用の第1層配線10LB1は、図22および図23の行方向に延びる短い平面帯状のパターンからなる。各単位トランジスタQuのベース用の第1層配線10LB1は、その上層の第2層配線10LB2(10L2)と電気的に接続されている。これにより、各単位トランジスタQuのベースが互いに電気的に接続されている。ベースを第1,第2層配線10LB1,10LB2の比較的細い配線で引き出す構造としたのは、ベースに流れる電流が、コレクタやエミッタに流れる電流に比べると少ないからである。

【0087】以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 【0088】例えば前記実施の形態においては、配線を通常の配線構造とした場合について説明したが、これに限定されるものではなく、例えば絶縁膜に形成された構内に導体膜を埋め込むことで配線またはプラグを形成する、いわゆるダシマン法または配線溝とホールとを同一導体材料で埋め込むデュアルダマシン法による配線構造としても良い。

【0089】また、前記実施の形態におけるSOI基板 として、例えばSOS基板 (Silicon On Sapphire) 等 のように支持基板を有しないようなSOI基板を用いて も良い。

【0090】また、SOI基板の製造方法は、ウエハの 貼り合わせ法に限定されるものではなく種々変更可能で あり、例えば半導体基板に酸素イオンを打ち込むことで 05 絶縁層を形成する、いわゆるSIMOX (Separation b y Implanted Oxygen)を用いても良い。

【0091】以上の説明では主として本発明者によって、なされた発明をその背景となった利用分野であるアナログーデジタル混載回路に適用した場合について説明したが、それに限定されるものではなく、例えばDRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)またはフラッシュメモリ(EEPROM; Electric Erasable Programmable Read Only Memory)等のようなメモリ回路を同一SOI基板に15 設けている半導体集積回路装置にも適用できる。

[0092]

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

20 【0093】すなわち、SOI基板の半導体層において、互いに完全に電気的に分離された複数の単位バイポーラトランジスタを並列接続することで、大電流容量を必要とするバイポーラトランジスタを構成することにより、1または2種類程度の単位バイポーラトランジスタを別計することができるので、半導体集積回路装置の設計工数を低減することが可能となる。

【図面の簡単な説明】

【図1】(a)は本発明の一実施の形態である半導体集 30 積回路装置を構成するバイポーラトランジスタのシンボ ル図、(b)は(a)のバイポーラトランジスタの構成 を示す回路図、(c)は(a)のバイポーラトランジス タのデバイス構造を示す要部平面図である。

【図2】(a)は図1の単位バイポーラトランジスタの 35 平面図、(b)は単位バイポーラトランジスタをpnp型とした場合の(a)のX1-X1線の断面図、(c)は単位バイポーラトランジスタをnpn型とした場合の(a)のX1-X1線の断面図である。

【図3】図1の半導体集積回路装置における半導体島領40 域の配置の一例を示したSOI基板の要部平面図である。

【図4】図1の半導体集積回路装置における複数の単位 ・バイポーラトランジスタの配線接続の一例を示すSOI 基板の要部平面図である。

45 【図5】図4の第1層配線と第2層配線とを接続するスルーホールの配置の仕方における変形例を示すSOI基板の要部拡大平面図である。

【図6】図4の第1層配線と第2層配線とを接続するスルーホールの配置の仕方における他の変形例を示すSO I 基板の要部拡大平面図である。

特開2002-299466

【図7】図6の配線層から第2層配線を取り除いて示したSOI基板の要部拡大平面図である。

【図8】本発明の一実施の形態である半導体集積回路装置を構成する一部の回路図である。

【図9】図8の回路の形成領域における半導体島領域の配置の状態を示すSOI基板の要部平面図である。

【図10】図8および図9の半導体集積回路装置における所定のバイポーラトランジスタの形成領域におけるSOI基板の要部平面図である。

【図11】図10と同一箇所における第1、第2層配線の配置を示したSOI基板の要部平面図である。

【図12】図11の要部を拡大した平面図であって、半 導体島領域および第1、第2層配線を重ねて示したSO I 基板の要部拡大平面図である。

【図13】図12の第1層配線と半導体島領域との平面 位置関係を示したSOI基板の要部平面図である。

【図14】図10~図13のX2−X2線の断面図である。

【図15】図8および図9の半導体集積回路装置における所定のバイポーラトランジスタの形成領域におけるSOI基板の要部平面図である。

【図16】図15と同一箇所における第1、第2層配線の配置を示したSOI基板の要部平面図である。

【図17】図16の要部を拡大した平面図であって、半 導体島領域および第1、第2層配線を重ねて示したSO I基板の要部拡大平面図である。

【図18】図17の第1層配線と半導体島領域との平面 位置関係を示したSOI基板の要部平面図である。

【図19】図15~図18のX3-X3線の断面図である。

【図20】本発明の一実施の形態である半導体集積回路 装置の製造工程を示すフロー図である。

【図21】本発明の他の実施の形態である半導体集積回路の要部断面図である。

【図22】図21の半導体集積回路装置の要部平面図で

ある。

【図23】図21の半導体集積回路装置の要部平面図である。

【符号の説明】

05 1 SOI基板

1 a 支持基板

1 b 絶縁層

1 c 半導体層

2 a 浅い分離部

10 2 b 深い溝型の分離部 (素子分離用溝)

3 a 1, 3 a 2 埋込コレクタ領域

3 b 1, 3 b 2 コレクタ領域

3 c 1, 3 c 2 コレクタ引出領域

4 a 1. 4 a 2 ベース領域

15 4 b 1 ベース引出領域

5 ベース引出電極

6 a 1, 6 a 2 エミッタ領域

7 a 1, 7 a 2 エミッタ電極

8 絶縁膜

20 9 B ベース電極

9E エミッタ電極

9 C コレクタ電極

10L1 第1層配線

10LB1 第1層配線

25 10LE1 第1層配線

10LC1 第1層配線

10L2 第2層配線

10LB2 第2層配線

10L3 第3層配線

30 Q, Q1~Q10 バイポーラトランジスタ

Qu 単位バイポーラトランジスタ


SA, SA1, SA2 半導体島領域

BC, EC, CC コンタクトホール


DRV ドライバ回路

【図19】


Ø 19



特開2002-299466




【図4】




【図5】


图 5




【図7】


Ø 7








【図12】





【図13】



【図14】


2 14






【図22】


【図16】




【図17】



【図18】





フロントページの続き

(72)発明者 岩崎 貴之

茨城県日立市大みか町七丁目1番1号 株 3

式会社日立製作所日立研究所内

(72) 発明者 辻 浩輔

東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・ジステム

ズ内

(72) 発明者 鎌田 千代士

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

Fターム(参考) 5F003 AP05 AZ03 BA22 BA27 BA96

BA97 BB07 BB08 BC08 BE07

BE08 BH01 BH94 BJ03 BJ06

BJ99 BP36

5F082 AA03 AA04 AA24 AA25 BA04

BA05 BA06 BA48 BC03 BC04

DA06 DA07 DA10 FA01 FA13

FA20 GA02 GA04

35